Soft Error Rate Estimation - Backwards Analysis for Soft Error Rate Estimation

Herkömmliche Verfahren zur Analyse der Soft Error Sensitivity von Schaltungen erfordern sehr langwierige Analysen oder sind auf wenige Klassen von Schaltungen eingeschränkt. Die einfachste Methode, Fehlerinjektion, ist zwar frei von systematisch fehlerhaften Ergebnissen, erfordert aber extrem viele Simulationsläufe der Schaltung. Verfahren basierend auf SAT-Solvern können nur Schaltungen mit begrenzter Anzahl an sequentiellen Stufen untersuchen, da der Lösungsraum exponentiell anwächst. Weitere High-Level-Verfahren liefern keine absolut detaillierten Ergebnisse und erfordern spezielle Analyse-Modelle.

Die Rückwärts-Analyse (Backwards Analysis) unterliegt keiner dieser Einschränkungen. Voraussetzung für die Durchführung einer Rückwärts-Analyse sind ein Simulationsmodell der Schaltung (RT-Level, Post-Place-and-Route incl. Timings), eine Testbench zur Generierung des Anwendungsfalls der Schaltung und eine einfache Bibliothek der verwendeten Schaltungselemente.

Die Rückwärts-Analyse gliedert sich in zwei Schritte:

Im ersten Schritt wird das Verhalten der Schaltung/Testbench simuliert, während der Simulation werden die Signalverläufe der internen Signale in einer Datei aufgezeichnet.

Im zweiten Schritt wird die Schaltung erneut simuliert, jedoch werden die vorher aufgezeichneten Signalverläufe in zeitlich umgekehrter Reihenfolge auf die internen Signale aufgebracht. Dadurch wird erreicht, alle beobachtbaren/empfindlichen Zustände (d.h. Zustände die im Fehlerfall eine Änderung der Ausgangssignale der Schaltung verursachen könnten) in der Schaltung verfolgen zu können. Gemäß dem Ursache-Wirkung-Prinzip kann von der Menge der empfindlichen Zustände zu einem bestimmten Zeitpunkt zusammen mit den logischen Funktionen der Schaltung (Critical Path Tracing) auf die Menge der empfindlichen Zustände zu einem früheren Zeitpunkt (typischerweise eine Taktperiode früher) geschlossen werden. Das Critical Path Tracing berücksichtigt dabei auch fehlerkorrigierende Eigenschaften (sowohl gewollt als auch ungewollt), so dass man sehr detaillierte Ergebnisse über die empfindlichen Zustände einer Schaltung erhalten kann.

Der Aufwand zur Durchführung einer Rückwärts-Analyse liegt bei weniger als der zehnfachen Zeit einer Schaltungssimulation der selben Schaltung/Testbench.


Publikationen

  • 1/5
    David May, Walter Stechele: Voltage Over-Scaling in Sequential Circuits for Approximate Computing. Design &Technology of Integrated Systems in Nanoscale Era, 2016 mehr… BibTeX
  • 2/5
    Michael Vonbun, Stefan Wallentowitz, Andreas Oeldemann, Andreas Herkersdorf: An Analytic Approach on End-to-end Packet Error Rate Estimation for Network-on-Chip. Euromicro Conference on Digital System Design (DSD), 2015 mehr… BibTeX
  • 3/5
    David May, Walter Stechele: Improving the Significance of Probabilistic Circuit Fault Emulations. 20th IEEE International On-Line Testing Symposium (IOLTS), 2014 mehr… BibTeX
  • 4/5
    Robert Hartl, Andreas Rohatschek, Walter Stechele, Andreas Herkersdorf: Improved Backwards Analysis for Architectural Vulnerability Factor Estimation. Semiconductor Conference Dresden (SCD), 2011 mehr… BibTeX
  • 5/5
    Robert Hartl, Andreas Rohatschek, Walter Stechele, Andreas Herkersdorf: Architectural Vulnerability Factor Estimation with Backwards Analysis. 13th Euromicro Conference on Digital System Design (DSD), 2010 mehr… BibTeX